UFJF - Universidade Federal de Juiz de Fora

Plano de ensino

Disciplina: DCC057 - ARQUITETURA DE COMPUTADORES

Créditos: 4

Departamento: DEPTO DE CIENCIA DA COMPUTACAO /ICE

Ementa Organização de Processadores: Caminho de Dados e Controle;
Métodos para Aumento de Desempenho: Linha de montagem (Pipelining);
Projeto de Hierarquias de Memória;
Multiprocessadores e Paralelismo em Nível de Múltiplas Linhas de Execução (Threads);
Armazenamento, Redes e Outros Periféricos.
Conteúdo 1) Organização de Processadores: Caminho de Dados e Controle (Revisão):
Introdução, Convenções, Lógicas de Projeto, Construindo um Caminho de Dados, Um esquema de implementação simples, Adicionando Sinais de Controle, Implementando Saltos (Jumps), Uma implementação Multiciclo, Exceções

2) Métodos para Aumento de Desempenho: Linha de montagem (Pipelining):
Introdução, Um caminho de dados usando linhas de montagem, Controle de uma linha de montagem, Perigos (hazards) de dados e encaminhamento (forwarding), Perigos de dados e bloqueios (stalls), Perigos de desvio, Exceções, Como estender o pipeline para manipular operações de vários ciclos, Perigos e encaminhamentos em pipelines de latência mais longa, Explorando dinamicamente o paralelismo em nível de instrução, Algoritmo de Tomasulo, Melhorando desvios com previsão dinâmica de hardware, Entrega de instruções de alto desempenho, Emissão múltipla, Especulação baseada em hardware, Estudo das Limitações de ILP, Estudo de Caso

3) Projeto de Hierarquias de Memória:
Introdução, Revisão dos Conceitos Básicos de Cache, Desempenho da Cache, Redução das Penalidades de Erro da Cache, Redução da Taxa de Erros, Redução da Penalidade de Erro ou da Taxa de Erros de Cache Via Paralelismo, Redução do Tempo de Acesso, Memória Principal e Organizações para Melhorar o Desempenho, Tecnologias de Memória, Questões Gerais: o projeto de Hierarquias de Memória.

4) Multiprocessadores e Paralelismo em Nível de Linhas de Execução (Threads):
Introdução, Características de domínios de aplicações, Arquiteturas de memória compartilhada simétrica, Desempenho de multiprocessadores de memória compartilhada simétrica, Arquiteturas de memória compartilhada distribuída , Sincronização, Modelos de consistência de memória, Múltiplas linhas de execução (Multithreading): explorando paralelismo de nível de linhas de execução em um processador, Questões gerais

5) Armazenamento, Redes e Outros Periféricos:
Introdução, Armazenamento em disco e confiabilidade, Barramento e outras conexões entre processadores, memória e dispositivos de E/S, Interface dos dispositivos de E/S com processador, memória e SO, Estudo de Caso
Bibliografia - HENESSY, J. L; PATTERSON, D.A. Arquitetura de Computadores: Uma Abordagem Quantitativa, 3a edição, Editora Campus, 2003.
- PATTERSON, D.A.; HENNESSY, J. L. Organização e Projeto de Computadores. Terceira Edição. Editora Campus, 2005.
- TANENBAUM, A. S. Organização Estruturada de Computadores. 5a edição, Prentice Hall do Brasil, 2006
Bibliografia (continuação)
Bibliografia complementar - STALLINGS, W. Arquitetura e Organização de Computadores. 5a edição, Prentice Hall do Brasil, 2002.
- PANNAIN, R. ; BEHRENS, F. H. ; PIVA JR., D. Organização Básica de Computadores e Linguagem de Montagem. Campus, 2012.
- SWEETMAN, D. See MIPS run. Editora Morgan Kaufmann, 1999, 488 p.
- HERZOG, J. H. Design and organization of computer structures. Editora Franklin, Beedle and Associates, 1996.
- BLAAUW, . A. Computer Architecture: concepts and evolution. Reading, MA : Addison-Wesley, 1997.
- ZARGHAM, M. R. Computer Architecture: single and parallel systems. New Jersey: Prentice-Hall, 1996.
Voltar